DDR5 MRDIMM および LPDDR6 CAMM メモリ仕様が発売の準備が整い、JEDEC が主要な技術詳細をリリース

当サイトは7月23日、マイクロエレクトロニクスの標準設定主体であるJEDECソリッドステート技術協会が現地時間22日、DDR5 MRDIMMとLPDDR6 CAMMメモリの技術仕様が間もなく正式に発表されると発表し、これら2つのメモリの重要な詳細を紹介したと報じた。

DDR5 MRDIMM の「MR」は Multiplexed Rank の略で、メモリが 2 つ以上のランクをサポートし、追加の物理接続を必要とせずに、複数のデータ信号を結合して送信できることを意味します。

JEDEC は、最終的に帯域幅を現在の 6.4Gbps の DDR5 RDIMM メモリの 2 倍である 12.8Gbps に増加することを目標として、複数世代の DDR5 MRDIMM メモリを計画しています。 JEDEC のビジョンでは、DDR5 MRDIMM は既存の DDR5 DIMM と同じピン、SPD、PMIC などの設計を利用し、RDIMM プラットフォームと互換性があり、設計とテストに既存の LRDIMM エコシステムを利用します。

さらに、JEDEC はトール MRDIMM フォームファクターも計画しています。名前が示すように、このデザインは背の高いフォームファクターを特徴としており、サポートする DRAM パッケージの数が 2 倍になり、メモリ容量がさらに増加し​​ます。

▲Micron MRDIMMメモリ製品、トールバージョンは左側です

LPDDR6 CAMMに関しては、JEDECは14.4GT/s以上の最大速度を達成することが期待されており、24ビットワイドサブにも言及する予定であると述べています-チャンネル、48 ビットワイドチャンネル、「コネクタ配列」をサポートします (このサイトからの注: 原文はコネクタ配列です)。

以上がDDR5 MRDIMM および LPDDR6 CAMM メモリ仕様が発売の準備が整い、JEDEC が主要な技術詳細をリリースの詳細内容です。詳細については、PHP 中国語 Web サイトの他の関連記事を参照してください。