TSMC는 2025년 N4C 공정을 출시할 예정이며, N4P 대비 최대 8.5% 비용 절감이 가능하다.

이 사이트는 TSMC가 최근 새로운 4nm 수준 생산 공정인 N4C를 시연했다고 4월 26일 보도했습니다. 비용을 대폭 절감하고 설계 에너지 효율성을 최적화하여 5nm 수준 생산 공정을 더욱 향상시켰습니다.

TSMC는 최근 2024 북미 기술 세미나를 개최했습니다. 이 사이트는 회사의 비즈니스 개발 담당 부사장 Kevin Zhang을 다음과 같이 번역했습니다.

우리의 5nm 및 4nm 프로세스 주기는 아직 끝나지 않았습니다. N4에서는 광학 수축 밀도가 4% 향상되었으며, 앞으로도 트랜지스터 성능을 지속적으로 향상시켜 나갈 것입니다.

이제 4nm 기술 라인업에 N4C 프로세스를 도입하여 고객이 일부 마스크를 제거하고 표준 셀 및 SRAM과 같은 원래 IP 설계를 개선하여 전체 제품 수준 소유 비용을 더욱 절감할 수 있습니다.

N4C 프로세스는 TSMC의 N5/N4 노드 시리즈 라인업을 더욱 확장하고 표준 셀 및 SRAM 셀을 재설계하고 일부 설계 규칙을 변경하며 사용되는 라이브러리 모듈 레이어 수를 줄여 N4P 프로세스 기술을 기반으로 합니다. N4P 대비 최대 8.5%까지 비용을 절감할 수 있습니다.

위 내용은 TSMC는 2025년 N4C 공정을 출시할 예정이며, N4P 대비 최대 8.5% 비용 절감이 가능하다.의 상세 내용입니다. 자세한 내용은 PHP 중국어 웹사이트의 기타 관련 기사를 참조하세요!