Baiwei melancarkan modul pengembangan memori CXL 2.0 DRAM domestik, yang boleh mencapai kapasiti maksimum 96GB dan lebar jalur teori 32GB/s

Laman web ini melaporkan pada 27 Disember bahawa dengan letupan aplikasi AI, "dinding memori" telah menjadi salah satu faktor utama yang menyekat prestasi sistem pengkomputeran. CXL dibina pada antara muka fizikal dan elektrik PCIe Fungsi pengembangan memori CXL boleh mencapai kapasiti memori tambahan dan lebar jalur sebagai tambahan kepada slot DIMM yang dipasang terus dalam pelayan Ia menyokong pengumpulan dan perkongsian memori untuk memenuhi keperluan tinggi-. prestasi keperluan kuasa pengkomputeran CPU / GPU. Baru-baru ini, Baiwei Storage domestik mengumumkan bahawa ia telah berjaya membangunkan modul pengembangan memori CXL DRAM yang menyokong spesifikasi CXL 2.0.

CXL 2.0 DRAM menggunakan faktor bentuk EDSFF (

E3.S

), kapasiti memori sehingga 96GB, menyokong antara muka PCIe 5.0×8, lebar jalur teori sehingga 32GB/s, dan boleh menyokong spesifikasi CXL dan E3 antara muka .S disambungkan terus ke papan induk pelayan untuk mengembangkan kapasiti memori dan jalur lebar pelayan. Jadual spesifikasi yang dilampirkan pada tapak ini adalah seperti berikut:

Prestasi kependaman, dalam ujian sebenar, Baiwei CXL 2.0 DRAM telah dipasang pada nod 2 nod,

dan kependaman akses CPU yang dipasang pada nod 0.1 adalah 247. ns. Lebar jalur melebihi 21GB/s

.

▲Ujian kependaman

▲Ujian lebar jalur

Baiwei berkata ia boleh menyediakan pelanggan dan rakan kongsi dengan ujian

32GB~96GB CXL 2.0 DRAM berfungsi untuk ujian bersama 2.0 D.

Pada masa yang sama, Baiwei boleh menyediakan kad penyesuai AIC CXL untuk pesawat belakang pelayan tanpa antara muka E3.S

.

Atas ialah kandungan terperinci Baiwei melancarkan modul pengembangan memori CXL 2.0 DRAM domestik, yang boleh mencapai kapasiti maksimum 96GB dan lebar jalur teori 32GB/s. Untuk maklumat lanjut, sila ikut artikel berkaitan lain di laman web China PHP!