Paten Microsoft mencadangkan pengukuran nilai kapasiti sensor yang lebih baik untuk penjejakan muka cermin mata AR

(Nweon 4 Januari 2024) Peranti yang dipasang di kepala boleh mengandungi penderia pengesan muka untuk menjejaki pergerakan muka. Satu cara untuk melakukan penjejakan muka ialah menggunakan pelbagai penderia penjejakan muka untuk mengukur nilai kapasitansi. Apabila otot muka bergerak, kapasiti penderia pengesan muka berubah bergantung pada kedekatan permukaan muka dengan penderia yang sepadan.

Satu cara yang mungkin untuk menentukan kemuatan adalah dengan menggunakan litar LC resonan yang mengandungi kemuatan penderiaan penderia pengesan muka. Menukar kehampiran permukaan kepada kapasitor penderia boleh menyebabkan perubahan yang boleh diukur dalam frekuensi resonans litar LC resonans. Walau bagaimanapun, crosstalk kapasitif boleh berlaku antara penderia pengesan muka tatasusunan, merumitkan pengukuran kapasitans serentak daripada berbilang penderia.

Dalam aplikasi paten bertajuk "Menentukan cas pada sensor pengesan muka", Microsoft memperkenalkan kaedah untuk menentukan kapasitansi kapasitor deria bagi sensor pengesanan muka terutamanya dengan menentukan jumlah cas yang disimpan dalam elektrod kapasitor deria.

Ringkasnya, penderia pengesan muka terdiri daripada elektrod kapasitor penderiaan yang dikonfigurasikan untuk diletakkan berdekatan dengan permukaan muka. Elektrod kapasitor induktif membentuk kemuatan berdasarkan jarak antara elektrod kapasitor induktif dan permukaan. Pengawal menggunakan voltan rujukan kepada elektrod kemuatan induktif bagi penderia pengesan muka.

Litar pengesan cas kemudiannya menentukan kemuatan pada elektrod kapasitor pengesan dengan menentukan jumlah cas terkumpul pada elektrod kapasitor pengesan akibat penggunaan voltan rujukan.

Dalam satu penjelmaan, pengawal menggunakan voltan rujukan pada trek pelindung secara serentak di sepanjang sambungan elektrik antara litar pengesan cas dan penderia pengesan muka. Voltan rujukan trek perisai membantu mengurangkan crosstalk kapasitif yang diterima oleh sensor pengesan muka.

Rajah 1 menunjukkan contoh peranti pelekap kepala 100 termasuk berbilang penderia pengesanan muka. Khususnya, peranti pelekap kepala 100 termasuk tatasusunan elektrod kapasitif kiri 102L yang terbentuk pada kanta kiri 104L peranti pelekap kepala 100 dan tatasusunan elektrod kapasitif kanan 102R yang terbentuk pada kanta kanan 104R.

Tatasusunan elektrod kapasitor deria kiri 102L dan tatasusunan elektrod kapasitor deria kanan 102R masing-masing termasuk pluraliti elektrod kapasitor deria, setiap elektrod kapasitor deria dikonfigurasikan untuk mengesan kawasan berbeza pada muka pemakai. Setiap elektrod kapasitor penderiaan dikonfigurasikan untuk diposisikan menghampiri permukaan muka orang itu dan membentuk kemuatan berdasarkan jarak antara elektrod kapasitor penderiaan dan permukaan muka orang itu.

Tatasusunan elektrod kapasitor penderia 102L, 102R terbentuk daripada filem pengalir sekurang-kurangnya separa optik lutsinar. Filem ini mungkin termasuk satu atau lebih bahan konduktif, seperti indium timah oksida, graphene atau bahan lain yang sesuai. Filem nipis boleh dibentuk melalui sebarang proses yang sesuai, seperti pemendapan wap kimia. Parit yang terbentuk di antara elektrod kapasitor penderia boleh digunakan untuk meletakkan jejak konduktif. Oleh kerana filem konduktif tidak telus optik sepenuhnya, menggunakan filem yang agak nipis untuk mengesan elektrod kapasitor boleh memberikan ketelusan yang lebih besar daripada salutan yang agak tebal.

Peranti pelekap kepala 100 termasuk berbilang litar pengesan cas pada masa yang sama, seperti ditunjukkan dalam Rajah 112. Setiap pluraliti litar pengesan cas 112 disambungkan kepada penderia pengesan muka yang sepadan. Setiap litar pengesan cas 112 dikonfigurasikan untuk menentukan kemuatan elektrod kapasitor pengesan yang sepadan dengan menentukan jumlah cas yang terkumpul pada elektrod kapasitor pengesan yang sepadan akibat penggunaan voltan rujukan.

Rajah 2 menunjukkan contoh susun atur 202 tatasusunan elektrod kapasitor penderia termasuk pluraliti elektrod pemuat pengesan. Seperti yang ditunjukkan, elektrod kapasitor deria 204a-g dipisahkan oleh kawasan parit 208, diwakili oleh garis hitam tebal. Rantau parit 208 ialah kawasan antara elektrod kapasitor deria yang tidak mempunyai filem konduktif yang membentuk elektrod kapasitor deria 204a-g. Rantau parit 208 mungkin termasuk kesan konduktif untuk menyambungkan elektrod kapasitor penderia 204a-g untuk mengecas litar penderiaan dan/atau litar lain.

Layout 202 boleh dilihat dalam contoh khusus ini kerana filem konduktif yang membentuk susunan elektrod kapasitor penderia tidak telus sepenuhnya. Walau bagaimanapun, apabila digabungkan ke dalam konfigurasi peranti yang dipasang di kepala, susun atur 202 mungkin diletakkan lebih dekat daripada jarak fokus mata manusia semasa kebanyakan penggunaan biasa. Oleh itu susun atur 202 boleh menjadi tidak fokus untuk pengguna semasa penggunaan peranti biasa dan oleh itu tidak menghalang atau mengalih perhatian pengguna.

Rajah 3 menunjukkan contoh peranti pelekap kepala 300. Peranti pelekap kepala 300 termasuk satu atau lebih penderia pengesan muka 302 dan satu atau lebih litar pengesan cas yang sepadan 304. Setiap penderia penjejakan muka 302 termasuk elektrod kapasitor deria 306 yang dikonfigurasikan untuk diletakkan berdekatan dengan permukaan muka, yang boleh membentuk kemuatan berdasarkan jarak antara elektrod kapasitor deria 306 dan permukaan muka.

Peranti pelekap kepala 300 juga termasuk pengawal 308 yang dikonfigurasikan untuk menggunakan voltan rujukan untuk mengesan elektrod kapasitor 306 satu atau lebih penderia pengesan muka 302 .

Seperti yang diterangkan di atas, setiap litar pengesan cas 304 dikonfigurasikan untuk menentukan kemuatan elektrod kapasitor penderia 306 penderia pengesan muka yang sepadan 302 dengan menentukan jumlah cas yang dijana oleh voltan rujukan dan terkumpul pada elektrod kapasitor penderia 306. Sebagai contoh, kemuatan C boleh ditentukan sebagai Q=C*V, di mana V ialah voltan rujukan dan Q ialah jumlah cas terkumpul pada elektrod kapasitor penderia 306 yang terhasil daripada voltan rujukan.

Dalam satu penjelmaan, setiap litar pengesan cas 304 dikonfigurasikan lagi untuk menjana kepelbagaian nilai bit kemuatan berdasarkan sekurang-kurangnya pensampelan berlebihan jumlah cas terkumpul dalam elektrod kapasitor penderia 306 penderia pengesan muka yang sepadan 302 yang dihasilkan oleh rujukan voltan. Persampelan berlebihan melibatkan pensampelan semula cas elektrod kapasitor penderia 306 dan menapis sampel yang disampel semula.

Dalam satu penjelmaan, cas terkumpul dalam setiap elektrod kapasitor penderia berbilang 306 boleh ditentukan secara serentak. Sehubungan itu, pengawal 308 boleh dikonfigurasikan untuk mengendalikan satu atau lebih litar pengesan cas masing-masing 304 secara serentak. Konfigurasi sedemikian boleh memudahkan operasi yang lebih pantas daripada konfigurasi yang menggunakan operasi berbilang masa bagi penderia pengesanan muka.

Peranti pelekap kepala 300 juga termasuk trek pelindung 310 di sepanjang sambungan elektrik antara satu atau lebih litar pengesan cas 304 dan satu atau lebih penderia pengesan muka yang sepadan 302 . Trek pelindung 310 boleh membantu mengurangkan gangguan elektrik daripada konduktor menghampiri sambungan elektrik antara satu atau lebih penderia pengesan muka 302 dan litar pengesan cas yang sepadan 304 , seperti cakap silang kapasitif antara elektrod kapasitor penderia 306 .

Mengurangkan crosstalk kapasitif membantu mengurangkan ralat penderiaan dan/atau mengurangkan hingar. Sebagai contoh, trek pelindung 310 boleh membantu membatalkan kapasiti sesat secara elektrik antara tanah elektrik dan sambungan elektrik set kepala 300 .

Rajah 4 menggambarkan gambarajah blok yang lebih terperinci bagi peranti pelekap kepala 400. Peranti pelekap kepala 400 ialah contoh pelaksanaan peranti pelekap kepala 300 . Sama seperti peranti pelekap kepala 300, peranti pelekap kepala 400 termasuk kepelbagaian penderia penjejakan muka 402, kepelbagaian litar penderia cas 404 yang sepadan, trek perisai 406 dan pengawal 408.

Sama seperti penderia pengesan muka 302, setiap kepelbagaian penderia pengesan muka 402 termasuk elektrod kapasitor penderia 410. Dalam penjelmaan yang digambarkan, setiap litar pengesan cas 404 dikonfigurasikan untuk menjana kepelbagaian nilai bit kapasitans 412 berdasarkan sekurang-kurangnya persampelan berlebihan jumlah cas terkumpul. Setiap litar pengesan cas 404 termasuk SD-ADC 414 dan penapis digital 416 yang disambungkan kepada output SD-ADC 414 .

Sebagai contoh, SD-ADC 414 melebihi sampel input kepada litar pengesan cas 404 dan mengeluarkan aliran bit 415. Aliran bit menunjukkan jumlah caj terkumpul berdasarkan sekurang-kurangnya persampelan berlebihan input.

Dalam satu penjelmaan, pensampelan berlebihan mungkin termasuk nisbah pensampelan berlebihan dalam julat 50 hingga 256. Dalam penjelmaan lain, pensampelan berlebihan mungkin termasuk sebarang nisbah pensampelan berlebihan lain yang sesuai. Pensampelan berlebihan input boleh membantu meningkatkan ketepatan SD-ADC 414, membenarkan pembentukan hingar penukaran analog-ke-digital dan/atau mengurangkan kerumitan reka bentuk SD-ADC 414. Sebagai contoh, pembentukan hingar boleh membentuk hingar kepada frekuensi yang lebih tinggi dan dengan itu memudahkan penapisan hingar.

Penapis digital 416 menukarkan aliran bit 415 daripada SD-ADC 414 kepada kepelbagaian nilai bit kemuatan 412 dan menapis hingar frekuensi tinggi daripada kepelbagaian nilai bit kemuatan 412. Penapisan hingar ini membantu meningkatkan nisbah isyarat kepada hingar. Dalam contoh di mana SD-ADC 414 menyertakan SD-ADC tertib kedua, penapis digital 416 menyertakan penapis tertib kedua. Dalam contoh lain, setiap SD-ADC 414 dan setiap penapis digital 416 mungkin mengandungi sebarang susunan SD-ADC dan penapis digital yang sesuai, masing-masing.

Rajah 5 menggambarkan gambarajah blok sampel SD-ADC 500. SD-ADC 500 ialah contoh pelaksanaan SD-ADC 414. SD-ADC 500 menerima input analog U 502 dan mengeluarkan output digital V melalui litar kenaikan 504 , litar Sigma 506 dan pengkuantiti 508 .

SD-ADC 500 juga termasuk laluan maklum balas termasuk penukar digital-ke-analog DAC 510 dan litar tunda unit 512. Litar Delta 504 membandingkan perbezaan antara input U 502 dan output laluan maklum balas. Sebagai contoh, litar delta 504 boleh membandingkan perbezaan voltan analog antara input U 502 dan output laluan maklum balas.

Seterusnya, litar Sigma 506 dikonfigurasikan sebagai nod keluaran y514, berdasarkan sekurang-kurangnya pada purata keluaran litar Delta 504 dari semasa ke semasa. Purata dari semasa ke semasa boleh ditentukan dalam masa berterusan atau masa diskret. Litar Sigma 506 mungkin termasuk litar penyepadu seperti yang diterangkan di bawah dan/atau mana-mana litar lain yang sesuai.

Kemudian, pengkuantiti 508 mengambil sampel nod y514 dan mengeluarkan nilai digital berdasarkan nilai sampel nod y514 untuk membentuk aliran bit 516. Sebagai contoh khusus, pengkuantiti 508 mungkin termasuk litar pembanding yang dikonfigurasikan untuk mengeluarkan logik 0 atau logik 1 pada satu kitaran jam apabila nod y 514 masing-masing berada di bawah atau di atas voltan rujukan pengkuantiti.

Rajah 6 menunjukkan contoh litar Sigma 600 yang disambungkan kepada elektrod kapasitor penderia 602. Sebagai contoh, SD-ADC 414 dan SD-ADC 500 boleh menggunakan litar Sigma 600. Litar Sigma 600 termasuk penyepadu 604 yang mempunyai kapasitor penyepadu pertama 606 dan kapasitor penyepadu kedua 608 . Operasi litar sigma 600 dikawal oleh titik kawalan pertama θ1, titik kawalan kedua θ2, titik kawalan ketiga θ3, dan titik kawalan keempat θ4. Dalam beberapa contoh, pengawal luar litar Sigma 600 (cth, pengawal 408) boleh mengawal titik kawalan pertama, kedua, ketiga dan keempat.

Apabila titik kawalan pertama θ1 konduktif, voltan rujukan pertama 610 disambungkan kepada elektrod kapasitor penderia 602. Dengan cara ini, voltan rujukan pertama 610 digunakan pada elektrod kapasitor penderia 602. Kemudian, titik kawalan pertama θ1 dihidupkan, titik kawalan kedua θ2 dihidupkan, dan cas yang dijana oleh voltan rujukan dan terkumpul dalam elektrod kapasitor penderia 602 dipindahkan ke kapasitor penyepadu pertama 606 . Kapasitor penyepadu pertama 606 dan penyepadu 604 mengeluarkan voltan berdasarkan cas terkumpul.

Dalam penjelmaan lain, apabila titik kawalan pertama θ1 dihidupkan, titik kawalan kedua θ2 dan titik kawalan keempat θ4 dihidupkan, memindahkan cas terkumpul pada elektrod kapasitor penderia 602 kepada kapasitor penyepadu pertama 606 dan penyepadu pertama pemuat 606. Dua pemuat penyepadu 608.

Dalam konfigurasi sedemikian, penyepadu 604 dibezakan sepenuhnya dan cas terkumpul dibahagikan antara kapasitor penyepadu pertama dan kedua 606, 608. Oleh itu, voltan keluaran dibahagikan antara nod keluaran penyepadu 604, seperti yang ditunjukkan pada 612. Penyepadu pembezaan sepenuhnya boleh membantu meningkatkan ketepatan SD-ADC, mengurangkan sensitiviti kepada bunyi dan/atau gandingan palsu dan/atau mengurangkan kerumitan reka bentuk SD-ADC.

Seterusnya, apabila titik kawalan ketiga θ3 dihidupkan, voltan rujukan kedua 614 disambungkan dan digunakan pada elektrod kapasitor penderia 602. Dalam penjelmaan yang digambarkan, menggunakan voltan rujukan pertama 610 semasa kitaran pertama mengarahkan cas terkumpul pada elektrod kapasitor penderia 602 kepada input bukan penyongsangan penyepadu 604, dan menggunakan voltan rujukan kedua 614 semasa kitaran kedua Caj terkumpul pada elektrod kapasitor deria 602 diarahkan kepada input penyongsangan penyepadu 604 .

Begitu juga, titik kawalan ketiga θ3 dihidupkan, dan titik kawalan keempat θ4 dihidupkan, memindahkan cas terkumpul pada elektrod kapasitor penderia 602 ke kapasitor penyepadu kedua 608. Kapasitor penyepadu kedua 608 dan penyepadu 604 kemudian mengeluarkan voltan berdasarkan cas terkumpul. Dalam penjelmaan lain, titik kawalan pertama, kedua, ketiga dan keempat boleh dikawal dengan cara lain yang sesuai.

Dalam satu penjelmaan, satu atau lebih penderia pengesan muka peranti mungkin melihat secara elektrik kapasitans pincang yang lebih besar daripada kapasitansi ke titik berhampiran pada muka, yang mungkin mengganggu pengesanan kemuatan muka yang lebih kecil. Kapasiti offset ini boleh diimbangi secara elektrik dengan menggunakan kapasitor dengan nilai kapasitans yang serupa atau setara dengan kapasitans offset.

Walau bagaimanapun, kapasitor yang lebih besar mungkin menggunakan kawasan yang lebih besar. Oleh itu, set kepala 700 yang ditunjukkan dalam Rajah 7 menggunakan kapasitor tetap 702 yang agak kecil yang boleh disambungkan kepada elektrod kapasitor deria 704 untuk membatalkan kemuatan pincang 706 secara elektrik.

Dalam contoh yang digambarkan, seperti yang dinyatakan di atas, titik kawalan pertama θ1 mengalir dan menggunakan voltan rujukan pertama 610 pada elektrod kapasitor penderia 704. Kemudian, titik kawalan pertama θ1 dibuka dan titik kawalan kelima θ5 yang terletak pada sambungan kapasitor tetap 702 ditogol untuk membatalkan kemuatan pincang 706 secara elektrik pada elektrod kapasitor penderia 704 . Bilangan suis mungkin berdasarkan nilai kemuatan kapasitor tetap 702 dan nilai kapasitor pincang 706 .

Sebagai contoh, apabila pemuat pincang 706 adalah 10 kali lebih besar daripada pemuat tetap 702, titik kawalan kelima θ5 boleh ditukar 10 kali untuk mengimbangi pemuat pincang 706 secara elektrik. Penukaran menggunakan titik kawalan kelima θ5 boleh membantu mengurangkan saiz kapasitor tetap 702 pada set kepala 700 berbanding pelaksanaan yang mengetepikan penukaran tersebut. Rajah 7 menunjukkan elektrod kapasitor penderiaan tunggal, kapasitor tetap dan litar sigma, penjelmaan lain mungkin termasuk elektrod kapasitor penderiaan berbilang dan berbilang kapasitor tetap dan litar sigma yang sepadan.

Rajah 8 menggambarkan carta alir contoh kaedah 800 untuk menentukan nilai kemuatan elektrod kapasitor deria.

Pada 802, gunakan voltan rujukan pada elektrod kemuatan penderiaan penderia pengesan muka.

Pada 804, voltan rujukan digunakan pada trek perisai di sepanjang sambungan elektrik antara penderia pengesan muka dan litar pengesan cas. Menggunakan voltan rujukan pada trek terlindung boleh membantu membatalkan kapasiti elektrik antara elektrod kapasitor penderia berbilang penderia pengesan muka pada set kepala. Selain itu, penggunaan voltan rujukan pada surih perisai boleh membantu membolehkan operasi serentak litar pengesan cas berbilang yang sepadan.

Seperti yang dinyatakan di atas, set kepala boleh melihat kemuatan mengimbangi pada elektrod kapasitor penderiaan. Dalam contoh sedemikian, 806 termasuk menyahcas kemuatan offset dengan menukar sambungan kapasitor pampasan offset, dengan itu menghapuskan kapasitans offset pada elektrod kapasitor penderiaan.

Dalam satu penjelmaan, kapasitor pampasan mengimbangi mungkin termasuk kapasitor tetap yang lebih kecil yang boleh ditukar beberapa kali. Dengan cara ini, kapasitans tetap yang lebih kecil secara elektrik membatalkan kapasitans pincang yang lebih besar. Dalam contoh lain, kapasitor pampasan mengimbangi mungkin termasuk kapasitor boleh atur cara yang boleh dikawal secara terpilih untuk melaraskan nilai kemuatan.

Berterusan pada 808, nilai kemuatan elektrod kapasitor penderia bagi penderia pengesan muka ditentukan berdasarkan jumlah cas yang terkumpul pada elektrod kapasitor penderia penderia pengesan muka disebabkan penggunaan voltan rujukan.

Dalam satu penjelmaan, menentukan nilai kemuatan elektrod kapasitor penderiaan termasuk menentukan kepelbagaian nilai bit kemuatan berdasarkan sekurang-kurangnya pensampelan berlebihan jumlah cas yang terkumpul oleh elektrod kapasitor penderia penderia pengesan muka, seperti yang ditunjukkan 810.

Sebagai contoh, nilai bit kemuatan berbilang mungkin termasuk nombor binari yang menunjukkan jumlah cas terkumpul pada elektrod kapasitor penderiaan. Seperti yang dinyatakan sebelum ini, SD-ADC boleh membentuk hingar pada berbilang nilai kapasitor kepada frekuensi yang lebih tinggi. Sehubungan itu, kaedah 800 termasuk menapis bunyi frekuensi tinggi daripada kepelbagaian nilai bit kapasitans pada 812 . Menapis hingar frekuensi tinggi membantu meningkatkan nisbah isyarat kepada hingar nilai bit kapasitor.

Paten berkaitan: Paten Microsoft |. Menentukan caj pada sensor pengesanan muka

Aplikasi paten Microsoft bertajuk "Menentukan caj pada sensor pengesanan muka" pada asalnya diserahkan pada Jun 2022 dan baru-baru ini diterbitkan oleh Pejabat Paten dan Tanda Dagangan AS.

Perlu diambil perhatian bahawa, secara amnya, selepas permohonan paten A.S. disemak, ia akan diterbitkan secara automatik 18 bulan dari tarikh pemfailan atau tarikh keutamaan, atau ia akan diterbitkan dalam tempoh 18 bulan dari tarikh pemfailan atas permintaan pihak pemohon. Ambil perhatian bahawa penerbitan permohonan paten tidak bermakna paten itu diluluskan. Selepas permohonan paten difailkan, USPTO memerlukan semakan sebenar, yang mungkin mengambil masa antara 1 hingga 3 tahun.

Selain itu, ini hanyalah permohonan paten, tidak bermakna ia akan diluluskan Pada masa yang sama, ia tidak pasti sama ada ia benar-benar akan dikomersialkan dan kesan permohonan sebenar.

Atas ialah kandungan terperinci Paten Microsoft mencadangkan pengukuran nilai kapasiti sensor yang lebih baik untuk penjejakan muka cermin mata AR. Untuk maklumat lanjut, sila ikut artikel berkaitan lain di laman web China PHP!