本站7 月26 日消息，根據韓媒The Elec 報道，來自分析機構TechInsights 的Choi Jeong-dong 博士表示，採用3D、4F2、VCT（垂直通道電晶體）等創新結構的DRAM 記憶體有望於0C nm 節點實現量產。
0C nm 即第 3 代 10nm 以下級節點。目前三大 DRAM 原廠最先進的製程是 1b (1β) nm，即第 6 代 20~10 奈米級節點。
Choi 認為，在下代 1c nm 後，DRAM 記憶體產業也將經歷 1d nm 節點才會將名義流程縮小至 10nm 以下。
四到五年前有部分業內人士認為，採用新結構的 DRAM 內存在 1d~0a nm 世代就能面世。
但目前看來 3D DRAM、4F2 DRAM 等技術仍不成熟，即使情況順利，量產至少也要等到 0b nm。以 3D DRAM 為例，仍在測試 8、12 層堆疊的記憶體樣品，離 60、90 層堆疊的目標還有很長的路要求。
Choi 表示，直到1b nm 製程，可減少漏電流的HKMG （本站註：高介電常數（材料）/金屬閘極）製程還漏電流的HKMG （本站注：高介電常數（材料）/金屬閘極）製程還僅在GDDR、DDR5、LPDDR 的部分產品中應用；
而到1c nm 節點，HKMG 製程將被三星電子和SK 海力士廣泛應用於所有類型的產品。
至於現有DRAM 產品，1b nm 從三季度開始從1a nm 手中拿下出貨量最高製程的頭銜；
而在1b nm DRAM 中，三星電子的產品尺寸最小、SK 海力士的略大、美光的最大，但差距並不顯著。
以上是TechInsights：3D、4F2 等新結構 DRAM 記憶體預計 0C 節點量產的詳細內容。更多資訊請關注PHP中文網其他相關文章！
