三星正在考虑将Exynos SoC中采用3D Chiplet芯粒技术的消息

据ZDNet报道，三星公司正在积极考虑将3D芯粒技术应用于未来的Exynos系列SoC中

知情人士解释说，“三星电子内部正考虑将3D Chiplet 应用于Exynos”，并补充道，“我们认为，这样做可以获得显着的好处”。他指出，3D Chiplet 有助于提高 Exynos 的生产效率，从而增强其竞争力。

Chiplet 主要是将一类满足特定功能的die（裸片），通过die-to-die 内部互联技术实现多个模块芯片与底层基础芯片封装在一起，形成一个系统芯片，以实现一种新形式的IP 复用，这与主流SoC 设计理念存在很大差异。

目前，主流的SoC系统级单芯片主要是将负责不同类型计算任务的多个计算单元通过光刻的方式制作到同一块晶圆上。例如，手机的AP芯片会集成CPU、GPU、DSP、ISP、NPU、Modem等不同的单元以及众多的接口IP

相对来说，Chiplet则是将原本一块复杂的SoC芯片，从设计时就先按照不同的计算单元或功能单元对其进行分解，然后每个单元选择最适合的半导体制程工艺进行分别制造，再通过先进封装技术将各个单元彼此互联，最终集成封装为一个系统级芯片组

随着芯片制程演进到个位数纳米（nm），工艺难度和内部结构的复杂性不断增加，制造流程更加复杂，芯片全流程设计成本大幅增加，这也是Chiplet 受到关注的一大原因。 随着芯片制程进展到纳米级别，工艺的难度和内部结构的复杂性不断增加，制造流程也变得更加复杂，芯片的全流程设计成本大幅增加，这也是Chiplet 受到广泛关注的一个重要原因

在近年来“摩尔定律”日渐放缓的背景下，Chiplet成为业界寄予厚望的技术，可能会从另一个角度延续摩尔定律的“经济效益”

眼下，NVIDIA、AMD、Intel等著名公司正在将芯片组件引入高性能计算（HPC）系统半导体的开发中。我们注意到，加拿大AI半导体初创公司TenStorent最近也宣布将采用三星代工厂生产4nm芯片

外媒也指出，移动应用处理器是需要最先进代工工艺的领域，对良率非常敏感。因此，通过采用3D芯片组的方式可以实现更稳定的生产

另外，通过3D封装技术，我们能够进一步减小芯片的整体封装尺寸，并且通过增加芯片之间的连接性来提高带宽和效率

根据市场研究公司Counterpoint Research的数据，今年第二季度移动AP市场份额按销售额计算，高通占比40%，苹果占比33%，联发科占比16%，三星电子仅占比7%

广告声明：本文中包含对外跳转链接（包括但不限于超链接、二维码、口令等形式），旨在提供更多信息，节省筛选时间，其结果仅供参考。请注意，本站的所有文章均包含此声明

以上是三星正在考虑将Exynos SoC中采用3D Chiplet芯粒技术的消息的详细内容。更多信息请关注PHP中文网其他相关文章！