本站4月30日消息，三星电子在今日发布的一季度财报中分享了其半导体相关业务的技术信息和未来展望，本站整理如下：
三星表示整体晶圆代工业务的复苏相对延迟，但晶圆厂的运营效率有一定提升。
技术方面，三星称其 3nm 和 2nm 节点技术发展顺利，将在本季度完成 2nm 设计基础设施的开发；而在 4nm 节点方面，良率渐趋稳定。
三星正就适用于3D IC的4nm技术进行准备，同时计划开发适用于14nm、8nm等成熟节点的基础设施，满足不同应用的需求。
三星确认其仍计划在下半年实现第二代 3nm 技术的量产，并提升 2nm 技术的成熟程度。
三星表示其已于本月开始量产 HBM3E 8H（8 层堆叠）内存，并计划于本季度内开始量产可提供 36GB 单堆栈容量的 HBM3E 12H 产品。三星将继续增加 HBM 供应，满足生成式 AI 市场的需求。
对于常规 DDR5，三星基于 1bnm（12 纳米级）制程的 32Gb DDR5 也将于本季度量产。三星计划在该产品上实现更快的产能爬坡，以提升企业在高密度 DDR5 模组市场的竞争力。
三星 1bnm 32Gb DDR5 内存于去年 9 月发布，当时计划于 2023 年底量产。
而在 NAND 闪存领域，三星进一步明确第 9 代 V-NAND 的 QLC 版本将于三季度量产。
以上是三星电子：4nm 节点良率趋于稳定，二季度开始量产 HBM3E 12H 内存的详细内容。更多信息请关注PHP中文网其他相关文章！
